Context

NXP Semiconducteurs propose des connexions et des infrastructures pour un monde plus intelligent et offre des solutions pour une vie plus facile, meilleure et plus sûre. En tant que leader mondial des solutions de connectivité sécurisée pour les applications embarquées, NXP est le moteur de l'innovation pour le véhicule connecté sécurisé. Basé sur plus de 60 ans d'expérience et d’expertise, la société a 45.000 employés dans plus de 35 pays.

Pour notre ligne de produit en forte croissance Drivers and Energy Systems, nous recherchons un ingénieur en vérification AMS pour nos plateformes de circuits intégrés mixtes automobiles.

Vos missions

Le candidat sélectionné sera responsable de :

• Définir le plan de vérification en collaboration avec le chef de projet design et l’ingénieur d’application

  • Développer l’environnement de simulation: drivers, monitors, checkers and assertions

  • Développer et valider les modèles comportementaux précis

  • Développer et déverminer les simulations toplevel définies par le plan de vérification

  • Préparer et diriger les revues des simulations toplevel

  • Développer et maintenir la liste des tests de non-régression

Vous travaillerez en étroite collaboration avec les designers digitaux et ingénieurs vérification ainsi qu’avec les ingénieurs de test et de validation afin de supporter la vérification pré-silicium et la validation post-silicium. C’est un tremplin pour un talentueux ingénieur vérification vers un poste de chef de projet vérification.

Votre profil

• 2+ ans d’expérience en vérification d’ASIC à signaux mixtes
• Expérience significative dans les méthodes de vérification mixed signal / co-simulation mixte (analogique, numérique)
• Expérience dans la rédaction de plans de vérification, la création d’environnements de vérification et l'automatisation des suites de tests de régression, la préparation et la présentation des revues détaillées de vérification
• Expérience dans le développement de modèles de comportementaux pour IP analogiques (à la fois event-driven/WREAL et conservatif/Verilog AMS)
• Très bonne compréhension et déverminage de RTL numérique et de schémas analogiques
• Solide expérience des outils d’EDA: Cadence Virtuoso, Cadence Xcelium, Cadence Vmanager
• Solide expérience des langages et des méthodologies de conception et de vérification (par exemple Verilog, SystemVerilog , UVM )
• Solides compétences en langage script (Python ou Perl ou TCL)
• Bonne capacité de communication verbale et écrite en français et en anglais

Optionnelles

• Expérience en vérification formelle (SVA, PSL, Jasper)
• Outils: JIRA, Collabnet, Jenkins

More information about NXP in France...